2016/09 썸네일형 리스트형 【논리설계】 6강. Implementation Technology 6강. Implementation Technology 추천글 : 【논리설계】 논리설계 목차 1. standard gates [본문] 2. regular logic [본문] 3. two-level programmable logic [본문] 1. standard gates [목차] ⑴ 논리설계는 빠르게 트랜지스터 수준에서 논리 게이트 수준으로 올라감 (1960s) ⑵ gate packages (1970s) ① 논리 게이트 하나만 사고팔면 비경제적이므로 패키지로 묶어서 팔기 시작 ② 예 : 14-pin IC; 6-inverters, 4 NAND gates, 4 XOR gates Figure. 1. 14-pin IC] ⑶ cell libraries ① 특정 기능을 수행하도록 논리 게이트들을 특정 조합으로 묶어 .. 【논리설계】 5강. 하드웨어 기술 언어 5강. HDL(hardware description language), 베릴로그(verilog) 추천글 : 【논리설계】 논리설계 목차 1. wire vs reg [본문] 2. always@/initial [본문] 3. descriptions [본문] 4. 벡터 표시 [본문] 5. 하드웨어 구현 시 주의사항 [본문] 1. wire vs reg [목차] ⑴ wire ① wire는 두 인스턴스를 연결하는 도선이다. ② wire는 실제 module 선언 시 input과 output으로 꼭 사용된다. ③ wire는 홀로 어떤 값을 저장할 수 없다; 정보의 통로 역할이기 때문 ④ wire는 always@/initial 블록에서 =, 【회로이론】 5-3강. 함수 생성기(function generator) 사용법 5-3강. 함수 생성기(function generator) 사용법 추천글 : 【회로이론】 5강. 스위치 등 1. 개요 ⑴ 정현파, 구형파, 삼각파 등의 신호를 생성하는 장치 2. 1단계. POWER 버튼을 눌러서 함수 생성기에 전력을 공급 3. 2단계. FC/FG 버튼을 눌러서 주파수가 제대로 표시되도록 함 4. 3단계. 정현파, 구형파, 삼각파 등 어떤 파형을 만들지 선택 5. 4단계. knob와 버튼을 잘 이용하여 주파수, 진폭, 오프셋을 조절 6. 5단계. 오실로스코프와 함수 생성기를 접지는 접지끼리, 출력부는 출력부끼리 연결시켜서 함수 생성기로 만든 신호가 제대로 생성되었는지 오실로스코프를 통해 확인 7. 6단계. 4단계 ~ 5단계를 반복하다가 원하는 신호를 만들면, 이제 회로에 신호를 가함 입력.. 2016. 09. 20. 2016. 09. 13. [Seminar] Biomedical Big Data 일시: 2016. 09. 20. 12:50 ~ 13:45 장소: 서울대학교 302동 105호 강사: 서울대학교 의과대학 윤형진 박사님 ▶ 의학이란?▷ 의학이 science인지, art인지에 대한 논쟁 → 이론은 과학, 실습은 art (직관의 요소가 많음) ▶ 최초의 병리학▷ 0th. 콜레라(cholera) 발병▷ 1st. 원인에 대한 논쟁: 물이 문제다, 공기가 문제다 하며 논쟁함▷ 2nd. Dr. John Snow가 지도 위에 콜레라 환자를 표시한 뒤 마을 내 우물의 위치를 비교▷ 3rd. 어떤 우물이 콜레라를 일으켰는지 결론 지음 ▶ 연구 방법론 ▷ 단면적 연구(cross-sectional study)> 동시간대에 여러 실험자를 연구 > 인과관계를 알기 어려워 연구로서의 가치는 인정받기 힘듦▷ 집단 .. 【회로이론】 5-2강. 오실로스코프(oscilloscope) 사용법 5-2강. 오실로스코프 사용법 추천글 : 【회로이론】 5강. 스위치 등 1. 제어량 ⑴ VERTICAL : POSITION(각 채널의 전압값 조절), VOLTS/DIV(한 칸당 전압 조절) ⑵ HORIZONTAL : POSITION(시간축 조절), SEC/DIV(한 칸당 시간 조절) ⑶ TRIGGER : 전압 변화를 감지 2. 1단계. POWER 버튼을 눌러서 오실로스코프에 전력을 공급 3. 2단계. VERTICAL의 CH MENU를 누른 뒤 커플링을 DC로 맞추고, 프로브의 값을 일치시킴 4. 3단계. 프로브는 측정부와 접지로 구성되는데, 그걸로 구형파 생성 단자에 연결하여 정상적으로 구형파가 생성되는지 확인 ⑴ 윗 부분이 측정부, 아랫 부분이 접지 5. 4단계. TRIG MENU를 누른 뒤 신호원을 .. 【논리설계】 4강. 조합논리의 파형 4강. 조합논리의 파형(waveform) 추천글 : 【논리설계】 논리설계 목차 1. gate delay [본문] 2. hazard/glitch [본문] 3. CMOS dynamic power consumption [본문] 1. gate delay [목차] ⑴ 다단계 논리회로(Multi-level logic circuit): 3단계 이상의 논리회로를 지칭 ① 2단계 : X = ADF + AEF + BDF + BEF + CDF + CEF + G ② 3단계 : (A + B + C)(D + E)F + G Figure. 1. 3단계 논리회로 ⑵ 문제점 ① Gate 내 전자 및 양공이 이동하는 데 시간이 필요하기 때문에 다단계 Gate는 delay가 큼 ② input의 서로 다른 Gate delay로 인해 haza.. 【Logic Design】 2-bit comparator 2-bit comparator 추천글 : 【논리설계】 논리설계 목차 ▶ Implementation in a diagram Figure. 1. Implementation in a diagram] ▶ Truth table (+ encoding) ▶ Logic design # LT (less than) = A'·C + (A XNOR C)·D·B' # cost = NOT(2) × 2 + 2-input AND(6) + 3-input AND(8) + 2-input OR(6) + XOR(8) = 32 (transistors) # improved cost = NOT(2) × 2 + 2-input NAND(4) × 2 + 3-bit NAND(6) + XOR(8) = 26 (transistors) (ref) ] # EQ .. 2016. 09. 13. [Seminar] 차세대 비휘발성 메모리를 활용한 데이터베이스 성능향상 기법 일시: 2016. 09. 13. 12:50 ~ 13:45 장소: 서울대학교 302동 105호 강사: UNIST 컴퓨터공학과 교수 남범석 #define NVRAM non-volatile RAM // 차세대 비휘발성 메모리 ▶ Overview▷ merits> 연산 속도 비교> CPU ↔ DRAM by 80 GB/s, Memory Bus; DRAM은 휘발성 메모리이다.> CPU ↔ SSD by 1GB/s, PCI> CPU ↔ SSD by 600 MB/s, SATA> CPU ↔ HDD by 50 ~ 100 MB/s, SATA> NVRAM은 DRAM과 같은 속도를 유지하면서 SSD와 같은 지속성을 가짐> How?> DRAM: 8 byte or 64 byte로 처리 ↔ SSD 등 File system: 블록 단위(.. 이전 1 2 다음
최근댓글